Principe de traitement de l'information
Le traitement de l’information s’effectue en 3 cycles principaux, soit la lecture (fetch), le décodage (decode) et l’exécution (execute).
Durant le premier cycle (fetch), le CPU lit l’instruction de la mémoire centrale pour la placer dans l’unité de contrôle.
Une fois l’instruction lue, le CPU effectue dans un deuxième cycle (decode) le décodage de l’instruction. Lors du troisième cycle (execute), le CPU exécute l’instruction en effectuant l’opération requise par l’instruction, par exemple un transfert (écriture ou lecture) d’une donnée entre un registre du CPU et la mémoire centrale ou un contrôleur de périphérique ou une opération arithmétique ou logique sur une donnée stockée dans l’un de ses registres.
Il paraît assez évident que chacun de ces cycles nécessite plusieurs cycles d’horloge CPU pour effectuer toutes les opérations nécessaires à l’accomplissement de la tâche lié au cycle. Sur les processeurs de première génération, le CPU effectue séquentiellement chacun de ces 3 cycles principaux. Il est dès lors très simple de calculer de temps nécessaire à l’exécution du programme. Pour cela il suffit de sommer le nombre de cycles d’horloge CPU de chaque instruction du programme.
Sur des processeurs de dernière génération, le déroulement de ces 3 cycles principaux s’effectue en parallèle. Ce parallélisme permet de réduire drastiquement le temps d’exécution d’un programme. Il est connu sous le nom de pipeline (instruction pipelining).
